返回列表 发帖

[求助] IUS8 spectreverilog 仿真编译出错

[求助] IUS8 spectreverilog 仿真编译出错

IUS8  spectreverilog 仿真编译出错,说verilog编译这个出错,  parameter signed 【10:0】a = 11‘b10001111111
我把signed去掉,就不会报错,请高手指教,这个语法是没有问题的,在dc中都能通过。是ius版本低还是什么原因?

返回列表

站长推荐 关闭


物联网生态发展大会--物联网产品开发思路探讨、发展机遇与挑战

物联网生态发展大会(北京 6月28日)--物联网产品开发思路探讨、发展机遇与挑战


查看