电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
返回列表 发帖

[讨论] IUS8 spectreverilog 仿真编译出错

[讨论] IUS8 spectreverilog 仿真编译出错

IUS8  spectreverilog 仿真编译出错,说verilog编译这个出错,  parameter signed 【10:0】a = 11‘b10001111111
我把signed去掉,就不会报错,请高手指教,这个语法是没有问题的,在dc中都能通过。是ius版本低还是什么原因?

水下机器人传感器、传感器与远程病患监护等精品视频推荐(奖励400信元)

返回列表

站长推荐 关闭


(火爆视频)传感器模拟输出和数字输出的各自优势(观看奖励400信元)

大多数感应测量开始于模拟世界,其中所需信息是连续变量值或参数。从20世纪90年代中期开始,传感器和变送器开始从纯粹的模拟操作转向数字协议,信号处理和接口。 ...


查看