在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: tezhong

[求助] 如何在FPGA工程内保护自己的源代码?

[复制链接]
发表于 2017-12-26 21:24:24 | 显示全部楼层
不懂,帮顶
发表于 2018-1-5 21:47:22 | 显示全部楼层
1、用网表,这个最方便,一般靠网表反推技术实现的不多,除非是做IC反向的,但是这个要花大力气吧,因为要去理解xilinx的RTL规则。
2、如果客户很强势,要集成你的IP模块做仿真,也是有办法保护的60%的技术,就是自己花力气,将代码改造,比如将关键算法模块都用原语、基础逻辑语言来描述,没有任何case、if else等语句,连状态机都分解成N个变量去互相握手,如果你的原来的IP的行为逻辑很复杂,那么这么改造后,客户要翻译很久才能看个大概。。。
发表于 2018-1-6 11:27:26 | 显示全部楼层
利用vivado的encrypt命令即可实现保护
发表于 2018-1-8 14:47:51 | 显示全部楼层
altera的导出为.qxp文件不知道能不能实现你的需求
发表于 2018-1-15 14:14:41 | 显示全部楼层
可以把自己写的代码做成blackbox,就是生成一个ngc文件,提供给用户
发表于 2020-3-14 12:18:13 | 显示全部楼层
thank you for your sharing!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 09:54 , Processed in 0.020054 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表