在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 1217|回复: 0

[招聘] 【NVIDIA英伟达】ASIC PD/Verification/SOC/Power Engineer硬件类岗位招聘

[复制链接]
发表于 2017-12-17 21:59:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

NVIDIA英伟达】现开放asicPD/Verification/SOC/Power Engineer硬件类岗位招聘,职位信息请参见下表。

意向沟通/ 申请岗位 请发送中英文简历到heatherl@nvidia.com,收到简历我们将即刻与您联系。感谢!


Physical Design Engineer

ASIC PhysicalDesign team 的主要工作内容分为两大部分,芯片物理整合和时序分析及其修正。

这个工作有两个突出的特点:

1.  接触面广。 有机会接触了解到从前端设计到后端流片的各个环节。

2.  有专长的知识,物理整合和时序分析需要对综合,网表质量检查,形式验证,芯片整体的物理需求有深入的了解。同时对静态时序分析,时钟结构的调整和优化,功耗的优化有深入的了解。

Requirement:

1.
BSEE, MSEE is preferred

2.
Project experience in IC designimplementation

3.
Courses taken in circuit design,digital design

4.
Hand-on experience in EDA software fromSynopsys (DC/PT/Formality), Cadence (LEC) is preferred

5.
Ways to stand out from the crowd:

6.
Proficient user of Perl or TCL ispreferred

7.
Excellent English communication skill


ASICDesign/Verification Engineer

ASIC Design/Verification team的主要工作内容包括RTL设计,合成,时序和芯片启动单元级和系统级验证以及芯片级集成。

Requirement:

1.
BS / MS in electrical / computerengineering and related.

2.
Familiar with verification methodology,tools and flow

3.
Understand frontend ASIC design flowincluding RTL design, synthesis and timing analysis

4.
Excellent analytical and problemsolving skills


SOC Design Engineer

负责padring设计的各方面工作,包括维护现有的padringRTL生成流程,为padring设计团队和DFT团队提供支持,创建,实施和验证新一代padring,与其他团队进行跨团队合作等。

Requirement:

1.
BS or MS (preferred) inEE/CE/CS.

2.
Strongcoding skill skin Perl, TCL, C /C++

3.
UnderstandASIC design/implementation flow

4.
Proficientin DFT knowledges such as JTAG, BDSL, IEEE1500, etc.

5.
FluentEnglish (both written and spoken) and excellent communication skills to   

6.
Interfacewith many groups and build consensus

7.
Good teamwork spirit, easy to cooperate with team members

8.
Priorexperience in floor planning and board level is a plus.

9.
Priorexperience in implementing System-On-Chip is a plus

10.
Priorexperience in RTL build and design automation is a plus


ASIC Power Engineer

硬件功耗团队负责研究电力支出和工作负荷效率,策划和设计电力优化的架构。它与design工作密切挂钩,能全面了解chip生产过程中从前端到后端的整个过程,对芯片设计的贡献更直观,分析和优化芯片功耗方案,评估新的低功耗技术,提高芯片功效。

Requirement:

1.
MSEE/MSCS postgraduate.

2.
Experience in ASIC design/verification,low power knowledge is a strong plus.

3.
Must be familiar with at least one ofthe programming languages, C/C++ (preferred), Python, and Perl.

4.
Excellent English writing/speakingskills are desired.

5.
Good communication skills.

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:27 , Processed in 0.020711 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表