在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2857|回复: 12

[资料] Development of Verification EnvioronmentUsing SystemVerilog

[复制链接]
发表于 2017-11-14 22:17:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Development of Verification Envioronment for SPI.pdf (133.74 KB, 下载次数: 63 )
发表于 2017-11-15 18:20:03 | 显示全部楼层
thanks
发表于 2017-12-13 18:12:56 | 显示全部楼层
回复 1# iNostory


    thanks
发表于 2017-12-20 12:05:33 | 显示全部楼层
thanks for sharing
发表于 2018-1-9 23:18:46 | 显示全部楼层
感谢分享~
发表于 2018-5-13 00:43:59 | 显示全部楼层
Thank you
发表于 2018-5-14 12:13:15 | 显示全部楼层
thanks a lot
发表于 2018-5-14 15:39:25 | 显示全部楼层
下载下来了,一篇论文,只有5页,感觉什么都没讲清楚。
发表于 2018-7-7 00:34:43 | 显示全部楼层
感謝分享
发表于 2018-7-19 09:03:38 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:44 , Processed in 0.032359 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表