在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: l962162691

[求助] DC综合里加了门控时钟,综合后仿真出错

[复制链接]
 楼主| 发表于 2017-11-14 16:14:39 | 显示全部楼层
回复 10# haimo


   是输入的门控时钟,上面蓝色是它的数据输出
发表于 2017-11-15 09:19:26 | 显示全部楼层
回复 11# l962162691

你的意思ck是clock gate模块的输入时钟,蓝线是clock gate模块gate后的输出时钟
那使能信号是z态吗
 楼主| 发表于 2017-11-15 13:29:59 | 显示全部楼层
回复 12# haimo


   ck是电路中某个工作用寄存器的输入时钟,来自clock gate的输出,蓝线是这个工作寄存器的输出
发表于 2017-11-15 15:42:59 | 显示全部楼层
回复 13# l962162691

那这个寄存器的输入呢,如果是z就对了,
如果不是,就是说一个寄存器,时钟正确,输入数据正常,但输出是个高阻?
 楼主| 发表于 2017-11-16 09:49:51 | 显示全部楼层
回复 14# haimo


    2017-11-16_095136.png 输入也是不对的,a是个32位数,但是每次测试的时候出问题的寄存器都不一样,图里是a7,这次时钟、输入、输出都不正常了,崩溃
发表于 2017-11-17 09:50:55 | 显示全部楼层
咱们还是先说第一幅图,你是说a[12]的输入也是z,那我们就要沿着这个z往前找,看是谁输出的它
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 13:38 , Processed in 0.023378 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表