vivado 差分信号 引脚的约束

qiurijian

关于差分信号的约束。

1.差分时钟信号的约束，作为一个主时钟，对其进行约束时，都是只约束一个信号，往往是clkp信号，而不是clkn信号。

2.差分数据信号的约束，在进行引脚分配时，往往只是分配差分数据信号中的一个，往往是txp,rxp,而不是rxn,rxp.

我的疑问就是，就拿引脚的分配来说，差分信号分配引脚，只约束一个，另一个怎么办呢？系统是怎么找到的，并约束上，这简直太诡异了。

江山无限辉

前排、刘明，等大神答复

qiurijian

回复 2# 江山无限辉
谢谢回复，自己一个人搞fpga好寂寞。

chris2017

回复 3# qiurijian
应该是软件对时钟有特殊处理的，不必在乎这些细节。

mahj06

xilinx器件的p和n是一一对应的，约束p之后，vivado可以自动找到n

qiurijian

回复 5# mahj06

十分感谢，很有用。

qiurijian

回复 4# chris2017
谢谢您的回答。

zhangbinsniper

ALTERA 只需要约p, xilinx需要同时约p, N

qiurijian

回复 8# zhangbinsniper
谢谢您的回答，很有用。