在CTS做tree的过程中考虑hold

zhanggd

大家好：

有这么一个情况，我的时钟速度不是很快，setup比较好修，但是signoff要求的hold的time derate值是18%（set_timing_derate -min -late 1.18）,而且insertion delay也是很大的（往下压的话很难了），这样就造成了我的hold violation很多，如果插buffer的话需要插入太多的buffer了，我的想法是怎么在做tree的时候考虑进行hold-driven的形式来做tree，setup比较容易fix，工艺是110nm，（虽然我觉得110nm下完全没必要搞个这么大的derate，但是老板就这么要求的，工具是innovus、encounter），先谢过各位了

18345175021

没有这么做过。cts时连clock tree都没有，怎么去预判hold好坏啊，tree做完后对hold的影响是很难预料好坏的。如果你确定你的hold是因为tree导致的，那就对应调整Delay了。

zhanggd

顶一下

ljianlin

你的电路最高工作频率多少？ setup slack 一般多大？hold最大的violation是多大？ 有这些信息才更好回答。不过一般这种标准的hold violation还是留到cts之后修比较好，插buffer多也没有办法，想要18%的hold derating就得付出代价

Timme

这个目前做不到的。你需要的并不是要在CTS期间修Hold，而是要判断在Clock Tree上修Hold和在Data Path上修哪个Cost更大。

masaka_xlw

为什么需要18%的derate？  如果这么大的derate，应该是对CTS过于没信心，而非data path的问题。

memcad

我觉得一种办法是用standcell做一个Hold比较大的DFF macro，就是data端加delay cell，然后icc后知道timing hold violation在哪些DFF上，重新产生netlist（用这个macro去替换那些hold违规的DFF）。然后再次icc。