返回列表 发帖

[求助] ISE的system generator生成的ISE工程

[求助] ISE的system generator生成的ISE工程

最近在用simulink与ISE的联合仿真,用system generator生成的工程文件可以综合,也可以simulation,但是在map的时候会报错,查了一下网上有说是里面的约束文件是只有时序约束,没有管脚约束。是不是加上管脚约束就可以生成下载文件,在板子上仿真了?第一次用xilinx的板子,不太清楚。求助大神指点。

返回列表

站长推荐 关闭


有奖下载:半导体大讲堂系列 之二 -高级逻辑和存储器件的缺陷表征(56页PPT)

有奖下载(12月):半导体大讲堂系列 之二 -高级逻辑和存储器件的缺陷表征(56页PPT) 附送300信元。


查看