返回列表 发帖

[求助] Frac-N PLL 锁定后改动小数部分会不会失锁

[求助] Frac-N PLL 锁定后改动小数部分会不会失锁

请教一个问题, 如题,
主要是想当环路稳定的时候改动.F的最低的几位依次来微调PLL 的输出频率,想问下会不会失锁然后重新开始锁定。

PS: 我自己的理解是不会失锁,当然是在很小的范围内, 因为并没有额外的加入phase 差,或者说phase 差被平均了,每个cycle都很小,最后只是相当于锁定最后阶段的线形增加,不知道对不对。


谢谢大家~

视改动的速度与你PLL的 bw而定
把简单的事情做好就是不简单

TOP

回复 2# rong00i8


    你的意思是只要我的改动速度比我的带宽慢很多就可以近似认为环路一直是锁定的,不会像是加一个激励然后等一段时间才恢复稳定的那种动态是吗?

TOP

这个主要取决于你的DSM和feedback divider,支不支持动态调整分频系数。
教之道,贵以专。

TOP

回复 4# lwjee


    谢谢大神回复,问你好多问题了。

   我的dsm就是数字综合的mash,divider就是asyn counter,您指的这个支持动态调整的sdm和divider是指的架构吗?有没有文献说这个的,或者具体的名字,我去搜一下看看,因为以前没注意到有专门说这个的啊

   再次感谢!!!

TOP

你的vco的频率cover range能不能包括你修改FCW后的频率。。

然后FCW的最后小数跳动,这个就相当于环路稳定后的一个小的step response, 稳定下来的时间跟你的贷款有关系。

TOP

回复 5# hzx85337856


   没有。分析下你的电路可以不。
教之道,贵以专。

TOP

回复 6# wandola


    非常感谢,明白你的意思了~只是我觉得,我改动最小的几个bit的数,其实相当于加了很小很小的step,他的动态特征和我正常加一个step response应该是不一样的,或者说,我的frequecncy变化应该是范围应该是远小于正常的step response。

   不知道这么理解对不对

TOP

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看