在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7960|回复: 6

[求助] 怎么给出PCB设计的信号完整性约束?

[复制链接]
发表于 2017-9-29 15:22:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
把pcb设计外包出去,对方要求我们给出通道信号完整性(损耗、串扰)要求,以及链路输入码形和输出眼图要求,后者可以理解,但前者损耗、串扰这些参数的具体值怎么给出,要我们自己先用芯片的IBIS模型做仿真吗?求指教。
发表于 2017-9-29 21:34:41 | 显示全部楼层
这个听起来就比较高级
发表于 2017-9-29 21:37:17 | 显示全部楼层
当我们还在摸索线宽,过孔大小和怎么布局时,别人已经在考虑损耗、串扰问题了
发表于 2018-6-4 12:12:11 | 显示全部楼层
thanks
发表于 2018-6-6 12:31:05 | 显示全部楼层
:):):):):):):)
发表于 2019-4-1 21:31:11 | 显示全部楼层
:(:(:(
发表于 2021-6-25 13:25:08 | 显示全部楼层
最后怎么解决的呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:06 , Processed in 0.028450 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表