在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2684|回复: 2

[求助] fpga的时钟管脚是否可以作为通用管脚IO

[复制链接]
发表于 2017-9-23 17:15:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一般情况下,见这些时钟管脚都是悬空的,不知道这些时钟专用是否可以用作通用管脚IO?
QQ截图20170923171453.png
发表于 2017-9-23 19:33:13 | 显示全部楼层
可以 你图上两个单端时钟不要接差分时钟对
改连两个p管脚
 楼主| 发表于 2017-9-24 10:57:22 | 显示全部楼层
回复 2# elecmin


   好的。谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 16:41 , Processed in 0.018914 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表