EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 完整版的Writing_testbenches_using_SystemVerilog

1 2 3 4 567 8 9 10 ... 25 / 25 页下一页

楼主: enjoyIC

完整版的Writing_testbenches_using_SystemVerilog

[复制链接]

liutingting117

发表于 2008-5-29 20:49:40 | 显示全部楼层

顶楼主，谢谢

回复支持反对

corespirit1

发表于 2008-6-6 17:59:35 | 显示全部楼层

ttttttttttttttttttttttt

EETOP创芯人才网简历投递入口

回复支持反对

corespirit1

发表于 2008-6-6 18:01:14 | 显示全部楼层

ddddddddddddddddddddddddddddddddddddddddddd

回复支持反对

corespirit1

发表于 2008-6-6 18:03:19 | 显示全部楼层

dsfdsfasdfasd

EETOP创芯人才网职位发布入口

回复支持反对

corespirit1

发表于 2008-6-6 18:05:17 | 显示全部楼层

jjkdsf

EETOP创芯人才网简历投递入口

回复支持反对

corespirit1

发表于 2008-6-6 18:08:35 | 显示全部楼层

dfdsfdsf

EETOP创芯人才网职位发布入口

回复支持反对

corespirit1

发表于 2008-6-6 18:11:20 | 显示全部楼层

dsafdsfadsf

EETOP创芯人才网简历投递入口

回复支持反对

corespirit1

发表于 2008-6-6 18:12:27 | 显示全部楼层

terafude

EETOP创芯人才网职位发布入口

回复支持反对

fzylijun886

发表于 2008-6-8 22:07:34 | 显示全部楼层

非常不错的书

EETOP创芯人才网简历投递入口

回复支持反对

zhongtao2000

发表于 2008-6-9 10:46:45 | 显示全部楼层

thanks

回复支持反对

1 2 3 4 567 8 9 10 ... 25 / 25 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

EDA直播火热报名！半导体器件建模工程实践: 半导体器件模型是连接代工厂和IC设计公司之间的桥梁。器件建模，顾名思义就是对于器件或者电路的电学行为比如电流电压关系，电容电压关系以及S参数和频率关系等等的一个数学描述。器件模型通过PDK的方式集成到仿真工具中..

查看 »

GMT+8, 2024-4-16 21:46 , Processed in 0.026864 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

完整版的Writing_testbenches_using_SystemVerilog

站长推荐 /3