返回列表 发帖

[求助] 在设计PLL的时候要求cycle to cycle jitter小于300ps,该如何设计和仿真?

[求助] 在设计PLL的时候要求cycle to cycle jitter小于300ps,该如何设计和仿真?

在设计PLL的时候要求cycle to cycle jitter小于300ps,该如何考虑设计这个参数?  以及如何仿真出来?(我看到calculator里面只有period jitter函数,计算出来的是周期抖动,好像没有办法计算)

TOP

TOP

TOP

用eye diagram函数可以仿真抖动,但仿出来的是确定性抖动,随机抖动要把噪声加进去仿貌似

TOP

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看