在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2373|回复: 0

[求助] verilog转blif或者edif转blif

[复制链接]
发表于 2017-7-28 10:18:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬:      现阶段有没有比较好的verilog生成Blif网表的工具或者标准edif格式转blif格式的工具?
尝试了一个90年代的altera工程师编写的edif转blif工具,只能支持部分器件而且需要自己制定转换规则,对于自定义器件基本上是不可用状态。
尝试过ODIN-II工具,但是支持的语法结构太少...
谢谢各位大佬
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:45 , Processed in 0.017058 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表