在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3788|回复: 9

[求助] two-stage opamp slew rate 模擬的疑問

[复制链接]
发表于 2017-5-26 19:59:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 雪芙女神 于 2017-5-29 14:33 编辑

大家好

小弟目前對 two-stage opamp 進行 slew rate 模擬時,遇到了無法理解的問題。
電路 schematic 如以下附圖:
1.JPG


這邊定義 Vin= Vinp - Vinn,Vout= Voutp - Voutn

模擬方式,我是在 Vin 端灌入理想方波。
這裡我有一個疑問,給的方波是要從 0V ~ VDD,還是從 -VDD ~ +VDD ?

1.如果 input 為 0V ~ VDD ~ 0V (Vinp= VDD/2 ~ VDD ~ VDD/2 ; Vinn= VDD/2 ~ 0V ~ VDD/2)
我預期的 Vout 結果應該也會接近 Vin,
然而實際模擬結果卻有些奇怪,Vout 有隨著 Vin 從 0V 拉高到 VDD,但是當 Vin 從 VDD 降回 0V 時,Vout 卻不是停在 0V,而是 -VDD。
如下圖所呈現 (紅線為 Vin,藍線為 Vout)這部分感覺有些奇怪。

2.JPG


2.如果把 Vin 的方波設定為 -VDD ~ VDD,則 Vout 也會趨近於 -VDD ~ VDD,如下圖。這樣看似合理多了
3.JPG


想請問大家,這樣的 transient response 是合理的嗎? 若是不合理,最有可能的問題是出在哪部分呢?
謝謝大家了


=====================================================================
2017/05/27 更新:

我來更新一下目前發現的情況,首先我是接成負回授的電路,schematic如下圖:
1.png


1.我發現 pseudo resistor 或許是造成 slew rate 奇怪現象的主因。當我把 pseudo resistor 拿掉,Vin 給 0到 VDD 的方波,看起來 Vout 也會在 0到 VDD 之間,除了紅圈處有些奇怪,如下圖:
2.png


2. 若加上 pseudo resistor,則 Vout 會不明原因被拉到 -VDD,紅圈處也是我無法理解的部分,如下圖:
3.png


我正在思考是否因為回授路徑上電容充放電的關係,造成 Vout 會掉到 -VDD 的現象。
====================================================================
2017/05/29 更新:


測試 open loop 特性,發現問題應該不是在 feedback 路徑上,因為 opamp 本身的 negative slew 就有問題。
以下是模擬波形圖,問題似乎是出在 CMFB 不穩定?
2.png


但是實際測試 CMFB 環路,基本上確定 phase margin 是夠的(如下圖),應該不至於造成 transient failed,想請問大大,最有可能的原因是出自哪呢?
未命名.png
发表于 2017-5-27 06:44:00 | 显示全部楼层
开环or 闭环
发表于 2017-5-27 08:47:34 | 显示全部楼层
共模反馈是怎么做的
 楼主| 发表于 2017-5-27 15:38:18 | 显示全部楼层
回复 2# daxigua179


   是閉環電路,我已更詳細更新目前的發現。
 楼主| 发表于 2017-5-27 15:41:45 | 显示全部楼层
回复 3# king0798

圖片1.png
common source with diode connected load 這種架構,只是為了方便設計,我把圖中的 pmos 和 nmos 對調。
目前看來,問題好像是出在 feedback 路徑上 pseudo resistor 與回授電容這部分。
发表于 2017-5-27 16:45:13 | 显示全部楼层
MCM5管是pmos??你的pmos和nmos对调是什么意思??
 楼主| 发表于 2017-5-27 17:00:54 | 显示全部楼层
本帖最后由 雪芙女神 于 2017-5-27 17:04 编辑

回复 6# king0798

好的,不好意思。我再畫一張圖並重新編號,如附圖這種接法。
其中 MC3 MC4 為 nmos,其餘為 pmos
1.JPG
发表于 2017-5-28 02:18:51 | 显示全部楼层
回复 4# 雪芙女神

你有多跑几个周期试试吗,接上电阻会变成high pass,而且这种电容输入的建立时间一般很长。那个glitch没什么,输入翻转的时候通过电容给输出冲了电 ,放大器建立没那么快。
 楼主| 发表于 2017-5-29 14:36:22 | 显示全部楼层
回复 8# daxigua179

你好,我實際測試更多的週期後,波形沒什麼變化。目前我懷疑問題是出自 CMFB 這部分,我已更新最新發現,希望您有空能幫小弟指點迷津。萬分感謝!
发表于 2023-7-21 10:15:10 | 显示全部楼层
我跟你一样 上升沿和下降沿刚开始都会有点异常,请问这是CMFB有问题还是本身的sr就不够,达不到正常跟随的标准。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:06 , Processed in 0.030600 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表