在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1316|回复: 3

[求助] 求大神解答一下V6板子如何约束LUT

[复制链接]
发表于 2017-5-25 11:40:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
就是输出前经过LUT来实现延时,比如经过两级非门,但是每次编译经过的都不一样,延时无法固定,求解答如何使每一次固定利用哪一个LUT呢?谢谢!!万分感谢!!
 楼主| 发表于 2017-5-25 11:41:15 | 显示全部楼层
谢谢大神解答!!!谢谢啦!!!
发表于 2017-5-25 14:45:22 | 显示全部楼层
你说的这事,planahead工具可以实现吧
 楼主| 发表于 2017-5-25 15:04:17 | 显示全部楼层
回复 3# 菜鸟要飞


   谢谢回答,不过这个我知道,已经用了planahead打开了底层,就是不知道怎么样将底层的与门和非门位置固定在某一个LUT上
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:01 , Processed in 0.022304 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表