在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2196|回复: 4

[求助] 请教关于锁存器的问题

[复制链接]
发表于 2017-5-22 18:37:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在源代码中有锁存器的描述,主要是用来产生门控时钟的,现在在FPGA上调试,使用的是altera的cycloneiii器件,关于这个门控时钟锁存器需要怎样说明,因为现在后仿真一直不通过,也无法debugg问题所在
发表于 2017-5-23 16:23:23 | 显示全部楼层
一般来说,门控时钟应该都用于低功耗设计,FPGA调试的时候是不是可以旁路这个逻辑?FPGA测试应该更多关注业务上的东西,功耗不是重点关注的,我们现在项目,这一块都是在代码中加宏定义,在FPGA代码中不使用这个门控时钟,直接透传即可,不知道是否满足你们的项目需要?
发表于 2017-5-24 01:59:17 | 显示全部楼层
一些FPGA会把ck latch 映射到自己的physical结构。并且FPGA的emulation实际上根本不需要关注low power的东西,直接可以bypass这类latch
发表于 2017-5-24 17:58:14 | 显示全部楼层
把源代码中的门控时钟逻辑描述替换成下面描述再去做FPGA综合:
always@(clk or enable)
begin
    if (~clk)
        clken <= enable ;
    else ;
end
assign gclk = clken & clk ;

DC综合时不要使用上面描述,直接调用std cell中的门控单元。
发表于 2017-5-24 21:18:07 | 显示全部楼层
楼上说的很有道理
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:05 , Processed in 0.021147 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表