在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1762|回复: 2

[求助] 关于FPGA逻辑资源的问题

[复制链接]
发表于 2017-5-17 21:51:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问一下,Xilinx公司的FPGA的CLB(configuration logical block)与LC(logical cell)之间是什么关系?谢谢!
发表于 2017-5-18 22:49:25 | 显示全部楼层
可配置逻辑块 (CLB)是实现时序电路和组合电路的主要逻辑资源。CLB 元件包含一对 Slice。
每个 Slice 包含四个逻辑函数发生器(即查找表)、四个存储元件、多功能多路复用器和进
位逻辑。参考《UG190》。
 楼主| 发表于 2017-5-22 16:06:10 | 显示全部楼层
回复 2# xiyou515
那 LC(logical cell)又是什么鬼?能给解释下吗?谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 23:31 , Processed in 0.017523 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表