在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7613|回复: 6

[原创] 【高速PCB设计大课堂】上拉电阻阻值大小选择对DDR3信号质量和波形的影响分析

[复制链接]
发表于 2017-4-28 02:50:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 ET_Transformers 于 2017-4-28 02:53 编辑

snap000.jpg

snap001.jpg

snap002.jpg

snap003.jpg

snap004.jpg

snap005.jpg

snap006.jpg



关键字:高速PCB设计 DDR3 上拉电阻 信号质量 波形 拓扑结构 菊花链 VTT 多负载
发表于 2017-5-9 23:33:41 | 显示全部楼层
学习一下啊
发表于 2020-10-30 10:42:50 | 显示全部楼层
谢谢分享
发表于 2020-11-3 10:22:26 | 显示全部楼层
支持一下,很好的文章
发表于 2020-12-8 19:18:28 | 显示全部楼层
谢谢,正在画板
发表于 2020-12-21 16:27:03 | 显示全部楼层
楼主讲的很详细,谢谢楼主。只是上图中粉色是哪个颜色?
发表于 2021-1-12 13:09:13 | 显示全部楼层
高速电路设计必备工具书,谢谢楼主分享。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 19:23 , Processed in 0.031512 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表