EETOP 赛灵思社区
TI 信号链购买直通车
IC设计制造 FPGA论坛 FPGA资料 模拟IC设计 模拟IC资料 测试及验证 TI资料分享 MATLAB论坛 MATLAB资料 电源设计 电源资料
汽车电子 医疗电子 ARM论坛 ARM资料 MCU论坛 MCU资料 电路设计 电路资料 射频论坛 射频资料 LabVIEW
返回列表 发帖

[求助] 有关输出共模电平的问题

[求助] 有关输出共模电平的问题

小弟做了一个全差分的运算放大器,单个模块的前仿真能保证输出共模电压稳定在800mV。但是在放大器后接上SC电路之后,VCMO从800降到710mV。请问这是什么原因?

自顶。。。

TOP

后接一个SC电路之后,就相当于改变了总的输出阻抗,因此共模输出电平会发生变化。可以考虑加一个共模反馈电路,来控制输出共模电平的大小

TOP

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看