在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2628|回复: 2

[求助] 为什么锁相环主要的杂散都是在鉴相频率的一半处

[复制链接]
发表于 2017-3-30 14:08:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下,为什么主要的杂散都是在鉴相频率的一半处,如我设置fPFD=1M 主要杂散就以500K为周期分步,设置fPFD=10,主要杂散就以5M为周期分步, 然后我只能通过环路滤波来衰减他们还是有更好的途径消除这些杂散?
谢谢!
IMG_20170329_170732.jpg IMG_20170303_131016.jpg
发表于 2017-4-4 20:59:43 | 显示全部楼层
预分频器的误算就能产生这个问题
 楼主| 发表于 2020-3-1 10:39:34 | 显示全部楼层
多谢回答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:42 , Processed in 0.025203 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表