EETOP TI社区
EETOP 赛灵思社区
TI 信号链购买直通车
IC设计制造 FPGA论坛 FPGA资料 模拟IC设计 模拟IC资料 测试及验证 TI资料分享 MATLAB论坛 MATLAB资料 电源设计 电源资料
汽车电子 医疗电子 ARM论坛 ARM资料 MCU论坛 MCU资料 电路设计 电路资料 射频论坛 射频资料 LabVIEW
返回列表 发帖

[求助] DC综合出现warning:assign or tran are writen out

[求助] DC综合出现warning:assign or tran are writen out

Verilog 'assign' or 'tran' statements are written out这个warning怎么解决呢? 是比较严重的问题吗?

我在代码里设置了set verilogout_no_tri true
set verilogout_ignore_case true
还是会出现上述warning

TOP

谢谢分享

TOP

这种情况即使设了相关变量也会出现。需要在产生网表后,自己写一个脚本处理,将assign改成例化对应库中的buffer单元。

TOP

push push push push

TOP

学习~

TOP

返回列表

站长推荐 关闭


NB-IoT芯片/应用/测试技术研讨会(北京)(免费)

邀您参加NB-IoT芯片及应用设计和测试为主的技术研讨会(北京)(免费)


查看