在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5024|回复: 27

[资料] ARM公司的Verilog排错文档

[复制链接]
发表于 2017-3-14 12:21:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
《The Dangers of Living with an X (bugs hidden in your verilog)》
Version 1.1
Principal Verification Engineer  Mike Turpin
arm Ltd., Cambridge, UK
Verilog_X_Bugs.pdf (402.08 KB, 下载次数: 245 )
发表于 2017-3-14 17:50:52 | 显示全部楼层
good ths
发表于 2017-3-14 20:25:20 | 显示全部楼层
谢谢分享!
发表于 2017-3-15 08:49:37 | 显示全部楼层
谢谢分享!
发表于 2017-3-26 11:06:13 | 显示全部楼层
好资料,收藏
发表于 2017-3-27 09:59:09 | 显示全部楼层
Verilog_X_Bugs.pdf (402.08 KB)
发表于 2017-3-27 10:01:18 | 显示全部楼层
发表于 2017-3-29 22:15:41 | 显示全部楼层
学习学习!呵哈
发表于 2017-3-30 08:44:13 | 显示全部楼层
哓哓不休
发表于 2017-3-30 12:11:14 | 显示全部楼层
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-17 04:45 , Processed in 0.035224 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表