在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 814|回复: 1

[招聘] 【北京东芯通信】诚招资深射频/模拟集成电路工程师

[复制链接]
发表于 2017-2-20 10:02:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

东芯通信股份有限公司是美国硅谷技术团队和国内资本在2009年成立的高科技公司,在北京市海淀区设有研发中心。公司致力于 4GLTE芯片研发和产业化,为业界领先的LTE芯片/模组/终端供应商,是全球极少数掌握LTE芯片核心技术和自主知识产权的公司。产品主要应用于军队信息化,智能电网,物联网等领域。2014年3月,东芯通信成功挂牌新三板(股票代码:430670)。 2016年3月,获得业界领先的智能处理器芯片公司全志科技(创业板股票代码:300458)战略投资1.68亿元,成为其控股子公司。

公司正在扩大团队规模,机会难得,待遇面谈,优秀者可以分配期权。 有意者可以把简历发给我,邮箱地址:dropship08@sina.com。


模拟集成电路设计工程师

工作地点:北京
     工作职责:

     1.参与模拟电路规格制定,负责模拟电路设计,编写电路设计文档等;

2.负责核心电路版图设计,指导版图设计工程师完成模拟电路版图设计;

3.制定测试方案,协助测试工程师完成芯片测试,配合应用工程师使产品顺利进入量产;

任职要求:
    1.
微电子、电子工程相关专业硕士或博士毕业;

2.有3年以上模拟电路工作经验,理论基础扎实,熟悉模拟集成电路设计流程;
    3. 需设计过ADC、DAC、Opamp、LPF、LDO、PGA,Bandgap、Comparator、PMU 中的
一种或多种;

4.熟悉集成电路设计常用工具如Cadence virtuoso、SpectreRF、GoldenGate、Calibre、Assura、 ADS、Matlab等;

5.熟悉各种测试仪器,如频谱仪、噪声仪、信号源分析仪、逻辑分析仪、示波器、信号源;

6.工作认真、积极主动、严谨、敬业、善于进行团队合作;

7.基础扎实且有流片经验的优秀毕业生也欢迎投递简历;

优先考虑:

1.有高速高精度Sigma-DeltaADC, Pipeline ADC, SAR ADC设计经验者优先;

2.有量产经验者优先;


射频集成电路工程师(TRX 方向)

工作地点:北京
     工作职责:

1.参与收发机射频前端规格制定,负责射频前端电路设计,编写设计文档等;

2.负责核心射频电路版图设计,指导版图设计工程师完成模拟电路版图设计;

3.制定测试方案,协助测试工程师完成芯片测试,配合应用工程师使产品顺利进入量产;

任职要求:

     1.
微电子、电子等相关专业硕士或博士学位;

2.有3年以上工作经验,理论基础扎实,熟悉射频模拟集成电路设计流程;

3.需设计过LNA、PPA、PA、Mixer、VCO、LO、LDO、Opamp中的一种或多种;

4.熟悉集成电路设计常用工具如Cadence Virtuoso、SpectreRF、GoldenGate、Calibre、Assura、 ADS、Matlab等;

4.能使用HFSS或ADS等对无源器件如Inductor,Transformer,Balun进行EM仿真及建模;

5.对无线通信系统有一定了解,如GSM, WCDMA, LTE, GPS,WIFI, WIMAX, MIMO等;

6.熟悉各种测试仪器,如频谱仪、噪声仪、矢量网络分析仪、示波器、信号源、电源等;

7.工作认真、积极主动、严谨、敬业、善于进行团队合作;

8.基础扎实且有流片经验的优秀毕业生也欢迎投递简历;

优先考虑:

1.有收发机系统校准设计经验优先,如DCOC、IIP2、TRXmismatch、RC、LO leakage等;

2.有量产经验者优先;


射频集成电路工程师(PLL方向)
    工作地点:
北京

工作职责:

1.参与收发机规格制定,负责PLL系统及核心电路设计,编写设计文档等;

2.负责核心射频电路版图设计,指导版图设计工程师完成模拟电路版图设计;

3.制定测试方案,协助测试工程师完成芯片测试,配合应用工程师使产品顺利进入量产。

任职要求:

1.微电子、电子等相关专业硕士或博士学位;

2.有3年以上工作经验,理论基础扎实,熟悉射频模拟集成电路设计流程;

3.需设计过VCO、Divider、PFD、CP、MMD、SDM、AFC、LO、DCXO中的一种或多种;

4.熟悉集成电路设计常用工具如Cadence Virtuoso、SpectreRF、GoldenGate、Calibre、Assura、 ADS、Matlab等;

5.能使用HFSS或ADS等对无源器件如Inductor、Transformer、Balun进行EM仿真及建模;

6.熟悉各种测试仪器,如频谱仪、信号源分析仪、矢量网络分析仪、示波器、信号源等;

7.工作认真积极主动、严谨、敬业、善于进行团队合作;

8.基础扎实且有流片经验的优秀毕业生也欢迎投递简历;

优先考虑:

1.有高性能CMOSFRACTIONAL Sigma-Delta PLL, DPLL, DLL, ADPLL设计经验者优先;

2.有量产经验者优先;

 楼主| 发表于 2017-2-21 15:29:47 | 显示全部楼层
欢迎面谈,待遇绝对有竞争力!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 06:47 , Processed in 0.019898 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表