EETOP TI社区
EETOP 赛灵思社区
TI 信号链
IC设计制造 FPGA论坛 FPGA资料 模拟IC设计 模拟IC资料 测试及验证 TI资料分享 MATLAB论坛 MATLAB资料 电源设计 电源资料
汽车电子 医疗电子 ARM论坛 ARM资料 MCU论坛 MCU资料 电路设计 电路资料 射频论坛 射频资料 LabVIEW
返回列表 发帖

[求助] VCO尾电流源偏置电路噪声问题

[求助] VCO尾电流源偏置电路噪声问题

本帖最后由 ljxcanye 于 2017-2-17 17:31 编辑

最近做了一个VCO,发现尾电流的偏置管贡献的噪声比较大(是沟道噪声),不知道有什么方法可以抑制下图PM3的沟道噪声.
22.PNG
2017-2-17 17:30
noise summary (2).PNG
2017-2-17 17:30
VCO.PNG
2017-2-17 17:30

大家顶一顶

TOP

加大 Length

TOP

加大电容和电感滤波下,会好很多,也可减小kvco的值

TOP

回复 3# waley


   加大L,现在L已经有1u了,好像加大L也没用

TOP

回复 4# swjtuli


    能具体一点吗,怎么加大电容电感滤波?谢谢了.

TOP

降低电流镜像比例,这种电路,你电流镜像比例就是噪声放大器,建议,可以设置下,2、4、8、倍的镜像比,看看噪声的变化。镜像比越小,同等电流下噪声越低,但是你会浪费比较多的电流。

TOP

还有一个办法就是在2倍谐振频率处加一个LC,在可以选择P型电流,单N型gm,N型gm负阻管源端不要接地,接一个LC并联回路再接地。LC谐振在2被频率处。可以选择低Q的LC即可。多仿仿看,你会观察到噪声的变化。

TOP

Ref.  Abidi , A filtering technique to lower oscillator phase

TOP

Hegazi E, Sjoland H, Abidi A A. A filtering technique to lower LC oscillator phase noise[J]. Solid-State Circuits, IEEE Journal of, 2001, 36(12):1921-1930.

TOP

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看