在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2681|回复: 2

[求助] 基于APB总线的UART连接

[复制链接]
发表于 2017-2-4 14:10:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
要用verilog写一个APB总线,在这个上面挂载一个串口,现在有个疑问,APB总线时钟比较快,而串口的发送速率比较慢,那么在APB总线完成一次执行的话,两个的速度要怎么匹配呢?例如:APB三个状态Idle ,Set,Enable,当要通过串口进行读数据操作的话,当psel和penable置1时,APB总线读取串口数据寄存器中的数据,那么问题是这个数据是要在什么时候从串口读到并放到里面呢?要怎么控制?如果用一个标志位控制的话,那么APB总线不是要等很多周期么?
 楼主| 发表于 2017-2-4 15:49:10 | 显示全部楼层
自己顶一下
发表于 2019-6-14 21:20:00 | 显示全部楼层
添加一个FIFO,apb的数据先写入fifo,在把fifo的数据通过uart发送出去
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:41 , Processed in 0.020970 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表