ATPG工具tmax产生pattern测试覆盖率很低 not-observed

Horizon00

向各位大神请教，我用DFT插入扫描链，然后用tmax产生pattern，报告显示测试覆盖率很低，只有50%左右，该如何提高测试覆盖率呢？


问题应该主要集中在Not-detected里面的not-observed，问题最多了。

我看tmax的UG，说这个问题可以通过提高ATPG工具的abort limit来解决：



可是我设置了之后虽有提高，发现还是50%多，这个问题该如何解决呢？

还有就是报告中显示有一些UR（Undectable redundant）冗余逻辑，且好多都是发生在我调用Design Ware的dsp上，这些问题如何避免呢？我已经使用了compile_ultra来进行综合了，且尽量提高effort，可还是有2000多个冗余。

多谢各位了

fleeflower

这么多的not-observed，个人觉得可以看看前面的Rule报告是否有哪个报的特别多，尝试定位到设计里。

Horizon00

回复 2# fleeflower


   您好，非常感谢您的回复
之前我在DFTC里面检查DRC发现只有两个DRC Vio，都是SRAM的Modeling问题，我用MBIST加入了Bypass电路，其他的好像没有看到什么问题:


在ATPG里面我看到有这些Rule fail的warning：

根据这个报告我该如何进行定位呢？抱歉不是特别会

最后，在产生pattern之后，我能通过ATPG的报告找到问题主要出现在哪些模块里面，可是不知道该如何解决

fleeflower

定位问题用GSV，analyze选项。

抱歉从你这rules上我也看不出什么，都在学习中，楼主可以多看看tmax的报告。

Horizon00

回复 4# fleeflower


   好的，非常感谢，我看那些问题都没办法用图形界面来进行定位，很难找问题我再找找思路吧，谢谢了

chiye87

你设计中没有进链的寄存器多吗？现在应该解决了吧，怎么处理的呢？

YouHKH

1，看一下电路，没有测试到的那一块逻辑电路中，FF是不是SCAN FF。
2，看一下是不是由于SCAN ENABLE固定了其中一部分电路。
3，添加一些观测FF，然后看提高没有。。。

kevin_dong

这么低，应该是有很多没有上chain的reg，先去看一下insert_dft之前的rpt，去把D解掉

xqu

回复 1# Horizon00


   不知道这个问题你解决没有，mbist电路的覆盖率特别低，不到10%的样子。

YouHKH

回复 1# Horizon00

可能情况①：
   你电路中，应该有一大部分Logic电路没有控制FF和观测FF（可能情况①），导致故障检出率上不去。
   你可以在insert_dft 之前插入控制FF和观测FF，提高检出率。


可能情况②：
　你电路中，有可能有一部分电路被固定了，比如说TMODE =1 ，导致被固定的那一部分电路故障检出率提不上去。