在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1223|回复: 0

[原创] 例说FPGA连载67:AV视频采集之移位寄存器概述

[复制链接]
发表于 2017-1-16 08:35:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
例说FPGA连载67AV视频采集之移位寄存器概述

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1c0nf6Qc

1.jpg



在很多涉及迭代运算的应用中,常常需要用到移位寄存器来帮助完成功能的实现。而使用FPGA既有的逻辑资源来实现寄存器虽然也很简单,若是位宽和深度不大时倒也是个不错的解决方案,但对于大深度大位宽的应用可就无法应付了。因此,我们更多的会用到FPGA片内的存储器资源来实现移位寄存器的功能。

使用片内存储器实现移位寄存器的接口如图12.11所示,其可配置的参数有:一个位宽为w的移位输入数据和相同位宽的移位输出数据,一个输入时钟信号(图中未示意)作为数据移入或者移出的同步信号,可选的时钟使能输入信号和异步清除输入信号(图中未示意)。还有一个寄存器深度taps,它可以是一组信号,也可以是好多个小信号。

2.jpg

12.11 fifo内部结构示意图


这个移位寄存器的使用其实很简单。配置输入输出的数据位宽w,移位寄存器的一个taps位宽m,总的taps数量n(相当于数据深度)。这三个参数乘积就是占用的移位寄存器的存储大小。每个时钟周期输入一个移位数据shift_in_data,同时输出一个数据shift_out_data,而存储器内部则是每个clk周期移位一次,每个tap的输出直接移位到下一个tap的输入。每个tap的最后一个w位宽的数据都能出现在对外接口中供使用。





您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:30 , Processed in 0.018102 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表