简单数字block设计LVS 遇到问题。 Instance对应不上。求助！

18482100828

小弟用EDI做了一个简单block的布局布线（一个计数器），吐出了gds和.v网表文件。因为吐出gds时选择厂家给的map文件，EDI会闪退。 我把吐出gds时生成的streamOut.map文件对照着techfile.tf里面的层号作了修改作为map文件使用，参照着论坛上这个链接里的改法http://bbs.eetop.cn/viewthread.php?tid=231674&extra=&highlight=map&page=1 ，重新吐出gds。


    我在IC615里新建了一个library,把工艺厂给的techfile.tf和gds文件导进去了，可以查看到导入的工艺厂给的gds中cell的版图信息。
   下图是一个示例cell

   然后我以这个lib为reference另外新建了个library,导入了EDI吐出的gds文件，可以看到各层的信息（电源线好像太粗了。）


我先做了DRC,除了金属密度有问题之外，没有其他问题。
接着我做LVS时遇到了问题，我用v2lvs把EDI吐出的.v网表转成了.spi网表，如下：


$ Spice netlist generated by v2lvs
$ v2011.2_34.26    Wed Jul 6 05:26:24 PDT 2011
.INCLUDE "****.cdl"

.SUBCKT cnt10 clk clear Q[3] Q[2] Q[1] Q[0]
XFE_PHC2_n3 BUFCLKHD1X $PINS Z=FE_PHN2_n3 A=n3
XFE_PHC1_n6 BUFCLKHD1X $PINS Z=FE_PHN1_n6 A=n6
XFE_PHC0_n5 BUFCLKHD1X $PINS Z=FE_PHN0_n5 A=n5
Xclk__L1_I0 BUFCLKHD16X $PINS Z=clk__L1_N0 A=clk
Xcnt_reg_3_ FFDQHDMX $PINS Q=Q[3] D=N10 CK=clk__L1_N0
Xcnt_reg_2_ FFDQHDMX $PINS Q=Q[2] D=N9 CK=clk__L1_N0
Xcnt_reg_1_ FFDQHDMX $PINS Q=Q[1] D=N8 CK=clk__L1_N0
Xcnt_reg_0_ FFDQHDMX $PINS Q=Q[0] D=N7 CK=clk__L1_N0
XU13 NOR2HDUX $PINS Z=N7 B=Q[0] A=clear
XU14 NOR2HDUX $PINS Z=N10 B=FE_PHN1_n6 A=clear
XU15 AOI32hdlX $PINS Z=n6 E=n7 D=Q[3] C=n4 B=n2 A=Q[2]
XU16 INVHD1X $PINS Z=n2 A=Q[3]
XU17 NAND2HDUX $PINS Z=n7 B=Q[2] A=n4
XU18 NOR2HDUX $PINS Z=N8 B=FE_PHN0_n5 A=clear
XU19 XNOR2HDMX $PINS Z=n5 B=Q[1] A=Q[0]
XU20 NOR2HDUX $PINS Z=N9 B=FE_PHN2_n3 A=clear
XU21 XNOR2HDMX $PINS Z=n3 B=Q[2] A=n4
XU22 AND2CLKHD1X $PINS Z=n4 B=Q[0] A=Q[1]
.ENDS
.GLOBAL VDD
.GLOBAL GND



接着进行lVS，就发现Instance对应不上去，部分lvs_report如下：
     OVERALL COMPARISON RESULTS



                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  


  Error:    Different numbers of instances.
  Error:    Instances of different types or subtypes were matched.


**************************************************************************************************************
                                      CELL  SUMMARY
**************************************************************************************************************

  Result         layout                        Source
  -----------    -----------                   --------------
  INCORRECT      cnt10                         cnt10



**************************************************************************************************************
                                      LVS PARAMETERS
**************************************************************************************************************


o LVS Setup:

   // LVS COMPONENT TYPE PROPERTY
   // LVS COMPONENT SUBTYPE PROPERTY
   // LVS PIN NAME PROPERTY
   LVS POWER NAME                         "VDD" "VDDH" "AVDD" "VDD33" "DVDD"
   LVS GROUND NAME                        "GND" "VSS" "VSSH" "AVSS" "VSS33" "DVSS"
   LVS CELL SUPPLY                        NO
   LVS RECOGNIZE GATES                    ALL
   LVS IGNORE PORTS                       NO
   LVS CHECK PORT NAMES                   YES
   LVS IGNORE TRIVIAL NAMED PORTS         NO
   LVS BUILTIN DEVICE PIN SWAP            YES
   LVS ALL CAPACITOR PINS SWAPPABLE       NO
   LVS DISCARD PINS BY DEVICE             NO
   LVS SOFT SUBSTRATE PINS                NO
   LVS INJECT LOGIC                       YES
   LVS EXPAND UNBALANCED CELLS            YES
   LVS FLATTEN INSIDE CELL                NO
   LVS EXPAND SEED PROMOTIONS             NO
   LVS PRESERVE PARAMETERIZED CELLS       NO
   LVS GLOBALS ARE PORTS                  YES
   LVS REVERSE WL                         NO
   LVS SPICE PREFER PINS                  NO
   LVS SPICE SLASH IS SPACE               YES
   LVS SPICE ALLOW FLOATING PINS          YES
   // LVS SPICE ALLOW INLINE PARAMETERS     
   LVS SPICE ALLOW UNQUOTED STRINGS       NO
   LVS SPICE CONDITIONAL LDD              NO
   LVS SPICE CULL PRIMITIVE SUBCIRCUITS   NO
   LVS SPICE IMPLIED MOS AREA             NO
   // LVS SPICE MULTIPLIER NAME
   LVS SPICE OVERRIDE GLOBALS             YES
   LVS SPICE REDEFINE PARAM               NO
   LVS SPICE REPLICATE DEVICES            NO
   LVS SPICE SCALE X PARAMETERS           NO
   LVS SPICE STRICT WL                    NO
   // LVS SPICE OPTION
   LVS STRICT SUBTYPES                    NO
   LVS EXACT SUBTYPES                     NO
   LAYOUT CASE                            YES
   SOURCE CASE                            YES
   LVS COMPARE CASE                       NAMES TYPES SUBTYPES VALUES
   LVS DOWNCASE DEVICE                    NO
   LVS REPORT MAXIMUM                     50
   LVS PROPERTY RESOLUTION MAXIMUM        65536
   // LVS SIGNATURE MAXIMUM
   // LVS FILTER UNUSED OPTION
   // LVS REPORT OPTION
   LVS REPORT UNITS                       YES
   // LVS NON USER NAME PORT
   // LVS NON USER NAME NET
   // LVS NON USER NAME INSTANCE



// Reduction

   LVS REDUCE SERIES MOS                  NO
   LVS REDUCE PARALLEL MOS                YES
   LVS REDUCE SEMI SERIES MOS             NO
   LVS REDUCE SPLIT GATES                 YES
   LVS REDUCE PARALLEL BIPOLAR            YES
   LVS REDUCE SERIES CAPACITORS           YES
   LVS REDUCE PARALLEL CAPACITORS         YES
   LVS REDUCE SERIES RESISTORS            YES
   LVS REDUCE PARALLEL RESISTORS          YES
   LVS REDUCE PARALLEL DIODES             YES

   LVS REDUCE  D(pwdnw)  PARALLEL
   LVS REDUCE  D(pwdnw3)  PARALLEL
   LVS REDUCE  D(dnwpsub)  PARALLEL
   LVS REDUCE  D(dnwpsub3)  PARALLEL
   LVS REDUCE  Q(pnp2)  PARALLEL
   LVS REDUCE  Q(pnp5)  PARALLEL
   LVS REDUCE  Q(pnp10)  PARALLEL
   LVS REDUCE  Q(pnp2_3)  PARALLEL
   LVS REDUCE  Q(pnp5_3)  PARALLEL
   LVS REDUCE  Q(pnp10_3)  PARALLEL
   LVS REDUCE  Q(npn2)  PARALLEL
   LVS REDUCE  Q(npn5)  PARALLEL
   LVS REDUCE  Q(npn10)  PARALLEL
   LVS REDUCE  Q(npn2_3)  PARALLEL
   LVS REDUCE  Q(npn5_3)  PARALLEL
   LVS REDUCE  Q(npn10_3)  PARALLEL
   LVS REDUCE  rnpolyu3  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnpolyu3  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rppolyu3  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rppolyu3  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rndiffu3  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rndiffu3  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rpdiffu3  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rpdiffu3  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnwsti3  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnwsti3  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnwdiff3  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnwdiff3  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  hrpolyu3  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  hrpolyu3  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCTION PRIORITY                 PARALLEL

   LVS SHORT EQUIVALENT NODES             NO




  CELL COMPARISON RESULTS ( TOP LEVEL )



                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  


  Error:    Different numbers of instances (see below).
  Error:    Instances of different types or subtypes were matched.

LAYOUT CELL NAME:         cnt10
SOURCE CELL NAME:         cnt10

--------------------------------------------------------------------------------------------------------------

INITIAL NUMBERS OF OBJECTS
--------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              8         8

Nets:              99        99

Instances:        100        89    *    MN (4 pins)
                   111        89    *    MP (4 pins)
                ------    ------
Total Inst:       211       178


NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              8         8

Nets:              47        47

Instances:          1         0    *    MP (4 pins)
                     1         1         SDW3 (4 pins)
                     1         1         SPUP_3_2 (6 pins)
                    22        22         _invv (4 pins)
                     4         4         _invx2v (4 pins)
                     2         2         _nand2v (5 pins)
                     4         4         _nor2v (5 pins)
                    17        17         _sdw2v (4 pins)
                    16        16         _sup2v (4 pins)
                     2         2         _xr2v (5 pins)
                ------    ------
Total Inst:        70        69


       * = Number of objects in layout different from number in source.



**************************************************************************************************************
                                 INCORRECT OBJECTS
**************************************************************************************************************


不知道各位前辈有没有遇到过这种类似的问题。这个问题该怎么解决哇？谢过大家！ cnt10.lvs.txt (35.41 KB, 下载次数: 2 )

2017-1-14 15:45 上传

点击文件名下载附件
详细的lvs_report

tcwyfrex

LVS COMPARE CASE     NO

18482100828

回复 2# tcwyfrex


   谢谢

Lotusy

18482100828 发表于 2017-1-15 18:09
回复 2# tcwyfrex

加了这句话也不行，还有别的句子可以加么

cocoonqqq

LAYOUT  CASE NO
SOURCE  CASE NO
LVS COMPARE CASE NO