EETOP 赛灵思社区
TI 信号链购买直通车
IC设计制造 FPGA论坛 FPGA资料 模拟IC设计 模拟IC资料 测试及验证 TI资料分享 MATLAB论坛 MATLAB资料 电源设计 电源资料
汽车电子 医疗电子 ARM论坛 ARM资料 MCU论坛 MCU资料 电路设计 电路资料 射频论坛 射频资料 LabVIEW
返回列表 发帖

[求助] AXI总线 register slice???

[求助] AXI总线 register slice???

下图forward register slice的原理是什么?还望高手不吝赐教~万分感谢~
QQ截图20170109101433.png
2017-1-11 16:20

就是对AXI-S接口插入一级寄存器,以优化时序。但是上面的结构ready信号只有组合逻辑,并没有优化到。你可以参考下面的代码
assign valid_out=full;                                       
assign ready_out=(~full)||ready_in;               
                                                                               
always@(posedge clk or negedge rst)
if(~rst)
                full<=0;                                               
else if(valid_in==1)                                       
                full<=1;       
else if(ready_in==1)                                       
            full<=0;       
else
                full<=full;

               
               
always@(posedge clk)
if(ready_out)
                data_out<=data_in;
else
                data_out<=data_out;

如果要将ready也插入寄存器,需要把上面的代码改为乒乓模式

TOP

regslice分三种,前向后向和full,full是乒乓

TOP

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看