EETOP TI社区
EETOP 赛灵思社区
TI 信号链
IC设计制造 FPGA论坛 FPGA资料 模拟IC设计 模拟IC资料 测试及验证 TI资料分享 MATLAB论坛 MATLAB资料 电源设计 电源资料
汽车电子 医疗电子 ARM论坛 ARM资料 MCU论坛 MCU资料 电路设计 电路资料 射频论坛 射频资料 LabVIEW
返回列表 发帖

[求助] 违反时序约束为什么不报错呢?

[求助] 违反时序约束为什么不报错呢?

我设的时序约束如下:
1,时序约束没有什么错误,并且起作用了(加与不加的延时明显不同)
2,加上约束后的延时为6.5ns,明显不符合规则啊,为什么不报错???
3,不是无法满足要求,因为如果我设set_min_delay 为3ns的话,延时可以为3.5ns左右的
set_max_delay -from [get_keepers {RAM_CTRL:inst7|bufa_o[0]}] -to [get_ports {BUFA[0]] 6.000
set_min_delay -from [get_keepers {RAM_CTRL:inst7|bufa_o[0]}] -to [get_ports {BUFA[0]}] 5.000

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看