EETOP TI社区
EETOP 赛灵思社区
TI 信号链
IC设计制造 FPGA论坛 FPGA资料 模拟IC设计 模拟IC资料 测试及验证 TI资料分享 MATLAB论坛 MATLAB资料 电源设计 电源资料
汽车电子 医疗电子 ARM论坛 ARM资料 MCU论坛 MCU资料 电路设计 电路资料 射频论坛 射频资料 LabVIEW
返回列表 发帖

[求助] 为什么版图中射频信号线要尽量短?

[求助] 为什么版图中射频信号线要尽量短?

1. 我在一些版图资料中看到说版图中的射频信号线要尽可能短,但是不知道原因何在?
2. 我觉得这里的“射频信号线”指的是不是类似于LNA这种信号频率高,强度又极微弱的电路?对于类似PLL中VCO的输出(也是射频信号),幅值有好几百个mV,这种是不是就可以长一点?

最近在画PLL的版图,在整体的布局和连线的时候遇到了这些问题,希望大神们给予帮助~

自顶,没有人么~

TOP

"尽可能短“是很难量化的。
尽量减少高频信号节点的寄生效应,可以减少功耗,减小干扰与被干扰的机会,等等
CMOS匠人

TOP

版图走线越短,越接近原理图吧

TOP

回复 1# 1261015620


    射频的部分,比较担心寄生电感效应。

    对于长走线,都应该抽取S参数模型,带入电路仿真。

    射频的layout就是越简单,越美观越好
Never simulation unless you know the answer approximately!

TOP

自然越短越好,高频信号线的线径和间距主要是RC负载效应,要尽量降低,以免增益损失。可以后仿真看看,找个最优值。这些都是负载,设计的时候要提前考虑进去。可以简化成一个电容负载。譬如VCO输出,根据版图位置,需要事先考虑0.3pF~0.5pF左右的电容负载。

TOP

谢谢各位的解答,大概明白一些了

TOP

GOOD~~~~~~~~~~~

TOP

返回列表

站长推荐 关闭


TI信号链专区正式上线,欢迎访问!

TI信号链专区正式上线,欢迎访问!


查看