在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 17008|回复: 64

[原创] TSMC 16nm FF+ on-chip ESD solution

[复制链接]
发表于 2017-1-10 16:07:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

随着技术节点的缩小,省钱,高性能,TIME- TO-MAREKT, 高可靠性的 on chip ESD 解决方案 变得越来越困难。 这主要体现在以下几个方面:


  • 器件本身所能承受的电压越来越小,容易产生ESD 问题。

  • 传统的ESD解决方案解决不了先进节点的ESD 问题。

  • 先进节点金属层的变化制约了ESD的性能。

  • 16nm ESD 设计的繁琐程度和所需要的验证时间增加很多倍。



    为了解决上述局面,公司在TSMC 16nm FF+ 工艺上成功开发Si-Proven ESD IP, 供客户们选择和使用。



2016 OIP NA 16nm FF .pdf (1.19 MB, 下载次数: 814 )





  公司不光在先进节点,在高电压的界面,比如汽车电子,消费电子,都有非常好的ESD IP解决方案,覆盖所有TSMC工艺,并且非常方便得转移到各家FAB, 特别对HBM和IEC6000-4-2 有特别高的要求。






sofics customers.PNG



sofics customer judgement1.PNG
sofics customer judgement 2.PNG



如果ESD有疑问,请联系info@xmodtech.cn



发表于 2017-1-10 20:50:29 | 显示全部楼层
thanks
发表于 2017-1-10 22:09:11 | 显示全部楼层
thanks
发表于 2017-2-18 18:14:39 | 显示全部楼层
Reply 1 # zaelste

Wowni
发表于 2017-2-20 11:28:16 | 显示全部楼层
学习一下,谢谢分享!!!
发表于 2017-5-8 11:46:33 | 显示全部楼层
感谢分享;
发表于 2017-5-10 00:39:21 | 显示全部楼层
thnaks
发表于 2017-6-15 15:05:42 | 显示全部楼层
very good
发表于 2017-7-7 09:43:45 | 显示全部楼层
谢谢分享!!
发表于 2017-7-11 16:23:05 | 显示全部楼层
学习le.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:40 , Processed in 0.029010 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表