在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2510|回复: 2

[求助] TSMC DFFSRcell的问题

[复制链接]
发表于 2016-11-17 11:27:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大大,请教一下在TSMC中有一些DFFSR的stand cell,这些cell是用verilog 怎么综合出来的,或者说我怎么写verilog 才能够综合出来这样的cell。PS:可否想DFF一样大批量的综合出来??我们定义REG【15:0】,那么就可以综合出来16个DFF,所以这些DFFSR 我怎么样写也可以综合出来很多,感谢感谢!

补充内容 (2021-2-3 09:59):
[已解决]
已解决,写法如下always@(posedge clk or negedge rst_n) begin
if(!rst_n)
A<= B;
else
A<=C;
end
 楼主| 发表于 2017-8-16 10:32:21 | 显示全部楼层
已解决,写法如下always@(posedge clk or negedge rst_n) begin
if(!rst_n)
A<= B;
else
A<=C;
end
 楼主| 发表于 2017-8-16 10:36:01 | 显示全部楼层

RE: TSMC DFFSRcell的问题【已解决】

已解决,写法如下
input [15:0] B;
input [15:0] C;
reg    [15:0] A;
always@(posedge clk or negedge rst_n) begin
if(!rst_n)  begin
   A<= B;
end
else begin
    A<=C;
end
end
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:47 , Processed in 0.018747 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表