求教减小clock path上的net delay有何好处？

小小bird · 发表于 2016-11-12 17:34:58

本人后端新手，今天被问到减小clock path上的net delay对design有什么好处，但是一筹莫展，求大神指教，坐等

萧璇 · 发表于 2016-11-14 14:07:37

减小clock path上的net delay相当于减小了OCV效应的影响。

大龄文艺男青年 · 发表于 2016-11-14 14:20:50

同corner下OCV影响更小，
更有利于不同corner下timing的收敛。

南武水寿 · 发表于 2016-11-14 14:36:09

说两个吧：
1.clock path上的net delay小了，意味着path上的buffer少了，cell density、power等等都有所改善；
2.如果clock path上的net delay太大，apply上derating，timing margin变大，setup/hold的timing更难meet

Innovus · 发表于 2016-11-15 10:22:48

同问！

mnluan · 发表于 2016-11-15 11:58:32

为啥不是问减小clock path的latency有何好处，偏偏只提net delay呢？说明clock tree上的走线偏长。走线长带来的坏处，就是SI问题变严重。所以减小net delay的好处，首先就是改善了SI。

小小bird · 发表于 2016-11-19 11:38:49

回复 2# 萧璇

那对于timing来说有没有什么有利的影响？

[求助] 求教减小clock path上的net delay有何好处？

站长推荐 /3