时序仿真频率一高就出错，但是程序上板子就正常工作，请大神指教这是怎么回事？

钢铁孙 · 发表于 2016-10-27 20:21:51

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，小弟自己写了一个SM3加密程序，时序仿真频率一高就出错，最高到62.5MHz，但是程序上板子频率到100MHz可以正常工作，请大神指教这是怎么回事？

诠释幸福 · 发表于 2016-10-27 22:26:54

时序仿真用的仿真模块和板上跑的模型是否一样！！！

钢铁孙 · 发表于 2016-10-27 22:29:36

回复 2# 诠释幸福

一样的模块，板子上使用单片机给fpga发送数据，时序仿真时则是写tb给模块送数据

bettermanjh · 发表于 2016-10-28 09:09:46

是否存在异步逻辑？

钢铁孙 · 发表于 2016-10-28 09:16:25

回复 4# betterman

上板子时，工作时钟是由20M的晶振经pll 5倍频出来的，时序仿真则是使用always #5 clk=~clk；内部不存在异步电路。大神方便加qq372481163，这样交流方便些，谢谢大神。

vigorkylin · 发表于 2016-10-28 16:43:49

仿真的timescale怎么设置的

钢铁孙 · 发表于 2016-10-28 16:48:45

回复 6# vigorkylin

`timescale 1ns/10ps 用上面的方式

flymonkey277 · 发表于 2016-10-29 17:33:40

仿真的时候初始化是否有reset

钢铁孙 · 发表于 2016-10-31 10:37:05

回复 4# bettermanjh

能否请大神们，具体点说？如果存在异步逻辑，会怎么样？多谢1

bettermanjh · 发表于 2016-11-3 09:12:04

回复 9# 钢铁孙

如果存在异步逻辑，设计上没有保证不会有问题的话，会导致出现错误是偶然的，你的FPGA上没有问题并不代表没有问题，仿真上刚好遇到而已。

[求助] 时序仿真频率一高就出错，但是程序上板子就正常工作，请大神指教这是怎么回事？