在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3059|回复: 4

[求助] RGMII接口求助

[复制链接]
发表于 2016-10-14 19:38:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在在弄RGMII接口,外部输入FPGA的rgmii接口时钟和数据边沿对齐,没有办法用PLL对时钟进行相移,想要准确的采样到数据,各位大牛有什么办法?
发表于 2016-10-14 19:41:22 | 显示全部楼层
时序约束,RGMII不就是双沿采样吗。
 楼主| 发表于 2016-10-14 19:51:13 | 显示全部楼层
回复 2# neoitachi


   这个是边沿对齐,而且是双沿,没有相移,只是时序约束怕是做不到吧?
发表于 2016-10-14 21:47:15 | 显示全部楼层
肯定能做到,时序约束不就是干这个的吗,我们这边用RGMII都是这样用的,很简单,相信我。
 楼主| 发表于 2016-10-14 21:54:57 | 显示全部楼层
回复 4# neoitachi

求指导啊!set_input_delay,和set_multicycle_path这怎么约束啊!这样约束过单没有实现
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:32 , Processed in 0.026766 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表