在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6148|回复: 3

[求助] 关于从cadence的virtuoso里面的电路图导出Verilog 网表

[复制链接]
发表于 2016-9-28 23:47:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,如何从cadence的virtuoso里面的电路图导出verilog 网表啊,在电路图界面想用Verilog——XL导出结果点了没反应。还有其他方法吗?谢谢.
发表于 2023-10-28 21:47:28 | 显示全部楼层
同问

发表于 2022-12-30 15:02:17 | 显示全部楼层
楼主解决这个问题了吗,想知道virtuoso下生成的RTL怎么重新导出verilog
发表于 2022-10-20 17:37:00 | 显示全部楼层
有没有从原理图导出网表的详细步骤哈? 谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:37 , Processed in 0.024757 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表