在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2720|回复: 6

[求助] negedge rstn问题

[复制链接]
发表于 2016-9-27 21:51:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
always @(posedge clk or negedge rstn) begin if (!rstn)
       a <= 5'b10000;
else
       a <=  other;
end
// initial_done 等rstn拉高后一段时间才会为1 .
assign  sys_rstn   =  
rstn & initial_done ;

always @(posedge clk or negedge sys_rstn   ) begin if (!sys_rstn   )
       b <= a;
else
       b <=  another;
end


请问这个时候复位值b是多少啊?
 楼主| 发表于 2016-9-27 22:12:50 | 显示全部楼层
有人吗
发表于 2016-9-28 10:35:38 | 显示全部楼层
随着a变化,直到initialdone变高
发表于 2016-9-28 11:36:52 | 显示全部楼层
CN]E{L3M6)Y68DLK@E(`8.png
发表于 2016-9-28 12:59:59 | 显示全部楼层
reg类型没有初始化是不定态,wire未赋初值是高阻态
 楼主| 发表于 2016-9-28 21:48:20 | 显示全部楼层
回复 4# tiancaijiameng


   谢谢你仿真图,能清楚的看到b值的动态变化。再请问下,在实际设计中,会采用这样的电路吗? 总感觉怪怪的。
发表于 2016-9-29 11:05:27 | 显示全部楼层
为什么不用  b <= 5'b10000;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:53 , Processed in 0.025330 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表