在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12758|回复: 9

[求助] PCIE RC和EP

[复制链接]
发表于 2016-8-16 13:47:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PCIE中RC和EP都能对彼此进行相互的访问,那么这二者的区别是什么呢?
发表于 2016-8-16 19:35:10 | 显示全部楼层
回复 1# Ground_lan


      这两者在PCIE树形结构中扮演的角色不一样,Rp是根,EP是叶结点。从PCIE角度来看,RP可以发起CFG Rd和Wr,但是EP是不可以的。当然,还有其他区别,不容易一两句说清楚。而你说的彼此相互访问,其实是针对物理层和部分链路层来说的。但是传输层却是不一样的。
 楼主| 发表于 2016-8-17 10:07:07 | 显示全部楼层
回复 2# acgoal


   学些了,多谢!
 楼主| 发表于 2016-10-25 17:29:01 | 显示全部楼层
回复 2# acgoal


   请问PCIE 的RC 可否发起使PCI PM 进入L1 状态的请求,谢谢!
发表于 2016-10-25 17:57:00 | 显示全部楼层
回复 4# Ground_lan


   这个请求应该是EP发起的,RP给响应,你可以查看一下basespec 的描述:“The Upstream Port of a single-Function device must initiate a Link state transition to L1 based solely upon its Function being programmed to D1, D2, or D3hot.


你还可以参考basespec 3.1的Figure 5-2: Entry into the L1 Link State,这里有明显的谁发起谁响应low power state
 楼主| 发表于 2016-10-26 08:36:11 | 显示全部楼层
回复 5# acgoal


   好的,我再好好看看,spec. 谢谢!
发表于 2020-9-24 09:44:53 | 显示全部楼层
学习学习
发表于 2021-11-15 15:32:45 | 显示全部楼层


acgoal 发表于 2016-10-25 17:57
回复 4# Ground_lan


您好,如果一个CPU有两个PCIE通道,一个支持RC ,一个支持EP,那连接这个EP的外部RC端能直接访问本CPU的RC连接的EP端吗?
发表于 2022-3-21 15:01:47 | 显示全部楼层


jiamina 发表于 2021-11-15 15:32
您好,如果一个CPU有两个PCIE通道,一个支持RC ,一个支持EP,那连接这个EP的外部RC端能直接访问本CPU的RC ...


原则上说不可以的,一般的不支持这样建pcie tree结构。
但是一般的soc都能做到可以访问,这个超越了pcie BaseSpec范畴了。
发表于 2022-3-25 04:29:33 | 显示全部楼层


jiamina 发表于 2021-11-15 15:32
您好,如果一个CPU有两个PCIE通道,一个支持RC ,一个支持EP,那连接这个EP的外部RC端能直接访问本CPU的RC ...


你说的应该RCiEP. 个人理解,Enumeration的时候RCiEP只能被你说的“Local CPU所在的 RC”发现,而不能出现在“外部的另外一个RC”的tree里。所以访问应该是外部RC发送transaction给Local RC,然后local RC直接访问Local RC 的RCiEP
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 06:01 , Processed in 0.035670 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表