在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9469|回复: 12

[求助] Error found during hierarchy flattening.ERROR: I91: Too few terminals given.

[复制链接]
发表于 2016-8-15 15:18:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 yzqqqq 于 2016-8-16 16:04 编辑

如题,当我在ADEL下用spectre做仿真的时候,出现了上述报错。I91是一个用veriloga写的3输入的加法器,我所有的子电路都check and save过了,并没有报错或warning,可是为什么仿真的时候就出问题。问了几个使用过cadence的人,他们也说没遇到过这种情况。各位大神,能不能帮我看看问题究竟出在哪里? 1.png 这是报错信息的截图
2.png 这是I91,为3输入的加法器。
 楼主| 发表于 2016-8-15 15:34:39 | 显示全部楼层
顶一个
发表于 2016-8-15 16:22:33 | 显示全部楼层
回复 1# yzqqqq


  是不是你的电路里面的管子是6个端口的,你的symbol只有四个?MOS管,是3端口还是4端口的?
 楼主| 发表于 2016-8-16 16:07:19 | 显示全部楼层
谢谢大家,已经解决了
发表于 2016-8-16 16:52:42 | 显示全部楼层
回复 4# yzqqqq


    请问是怎么解决的,刚好我也遇到了同样的问题。MMSIM15环境下。
发表于 2016-8-16 16:59:59 | 显示全部楼层
回复 4# yzqqqq


    请问是怎么解决的?刚好我也遇到了同样的问题,谢谢。
发表于 2016-8-16 17:18:10 | 显示全部楼层
请问是怎么解决的,刚好我也遇到了同样的问题。谢谢
发表于 2017-2-12 22:26:45 | 显示全部楼层
回复 7# icipiq

请问您解决了这个问了吗?正好我也遇见了。。。能否告诉一下解决方法啊
发表于 2017-2-14 10:12:44 | 显示全部楼层
已经解决了,命名重复了,改一下名字就好了
发表于 2017-5-28 22:32:13 | 显示全部楼层
谢过楼主的提问和解答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 20:03 , Processed in 0.028364 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表