遇到奇怪的latch up现象

zeratal_k

在I/O库的测试中发现了latch up现象，testchip当中有I/O cell，power clamp和gournd cell，因为该库是应用1.8V的device工作在3.3V power supply下，所以所有器件都是叠管结构，其中power clamp cell的放电通路是两个叠在一起的NMOS。测latch up的过程中从I/O（此时I/O处于高阻态）的pad端抽负20mA的电流时，power supply上显示电流从0mA跳变到600mA左右，当trigger电流断开时，power supply上的大电流依然存在，现象和latch up现象吻合。EMMI分析结果显示电流产生在clamp cell的叠管NMOS上。现在问题来了，clamp cell的NMOS周围没有传统的能引起latch up的PNPN或者NPNP结构，距离最近的NWELL大概8um多，而且有double GR，如图显示，到底latch up是怎样发生的呢？求大神帮忙

qinyuwenzhu

顶一个 求高手解答

pinesong18

现在问题来了，clamp cell的NMOS周围没有传统的能引起latch up的PNPN或者NPNP结构，
------PNPN结构是有的，边上的PD和clamp就能形成。
距离最近的NWELL大概8um多，而且有double GR，如图显示，到底latch up是怎样发生的呢？
------ 8um多吗？一点也不多，甚至少极了。我有看多有些paper提到，ESD的电流能跑几十um。
1.8v的管子用在3.3v，感觉很不靠谱。latch up 被触发后，3.3V能使得latch up一直工作。
1. clamp NMOS 看起来没有guardring，对吧？
2. 1.8v 管子的gate抗得住3.3v吗？
感觉layout很槽糕~~

zeratal_k

现在问题来了，clamp cell的NMOS周围没有传统的能引起latch up的PNPN或者NPNP结构，
------PNPN结构是有的，边上的PD和clamp就能形成。
~~~~~~EMMI分析PD那边没有亮，看不到电流，亮的只有NMOS
距离最近的NWELL大概8um多，而且有double GR，如图显示，到底latch up是怎样发生的呢？
------ 8um多吗？一点也不多，甚至少极了。我有看多有些paper提到，ESD的电流能跑几十um。
1.8v的管子用在3.3v，感觉很不靠谱。latch up 被触发后，3.3V能使得latch up一直工作。
1. clamp NMOS 看起来没有guardring，对吧？
~~~~~~我们这个有double guardring的，只是图上看不出来
2. 1.8v 管子的gate抗得住3.3v吗？
~~~~~~正常工作的时候gate只有3.3V的一半左右，只有ESD来的时候gate电压会等于电源电压，RC delay完了以后又会回到中间值
感觉layout很槽糕~~

zeratal_k

大神别停啊

------ 8um多吗？一点也不多，甚至少极了。我有看多有些paper提到，ESD的电流能跑几十um。
latch up的电流肯定不能和ESD比，8um是经验值了，一般的库大于5um的就没有发生过latch up了

michang5342

从楼主的layout 看来, 怎么没看到 guard ring . 特别是PMOS 跟 NMOS之间

pinesong18

不是什么牛人，喜欢研究这些东西而已。很多东西是个人理解，没有更多参数，你得明白这一点。1.你说的trigger电流触发了寄生器件，而这个电流跑8um是没有问题的。
2.EMMI显示NPN打开了，3.3v是可以维持NPN打开的。也就是说，不需要PNPN打开。

你可以查查1.8v管子PN结反向击穿电压~~
如果device真要放这么久，建议加强plug的连接~
相互学习~

frontier

看不出Double Guard Ring
請Zoom-IN 8.6um 那附近的Layout

zengjie

可能是N+ guard ring 不够宽吧。加宽一下，可能就能解决问题了。
如果有效的话，记得回复我一下，谢谢！

zeratal_k

不是什么牛人，喜欢研究这些东西而已。很多东西是个人理解，没有更多参数，你得明白这一点。1.你说的trigge ...
pinesong18 发表于 2016-8-11 18:01

                               
登录/注册后可看大图

根据拉扎维的说法，需要一个NPN和PNP共存，其增益还要大于1，才能在trigger后形成latch up。
现在只有NPN，其中P+和一个N+处于0电位，即使抽电流的时候会把衬底P+拉高，开启NPN，可是trigger断开的时候衬底P+理论上应该回落到0电位，因为没有PNP
最后你说加强plug连接是什么意思

另外double guard ring肯定是有的，不过图上看不到而已