在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1855|回复: 0

[求助] 语言转换,ahdl 转换 verilog语言 ,熟悉ahdl,有时间的请看。

[复制链接]
发表于 2016-7-11 10:20:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟之前用altera做的一项目,里面有10个模块是用ahdl做的,其他的是用bdf做的(bdf可以用quartus ii 自带的转换生成

verilog),产品已经量产,现在要转换平台,需要把ahdl转换成verilog语言, 有熟悉ahdl并且verilog的,清联系我。qq:

1009952051,费用协商。
    注: 我的ahdl里面主要有两种语句,这两种语句占到了所有语句的99%。
      1   逻辑语句。如:PPLB    =   !ST0 & ST1 & !ST2 & !ST3 & !ST4 & !DATAEN # PL & DATAEN;
      2  D触发器语句.如:F0     =    DFF(!F0 # C1,125M,!FINI, );       F1        =    DFF((F0 $ F1) # C1,125M,!

FINI, );
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:10 , Processed in 0.014236 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表