在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖

[求助] XILINX FPGA 中如何实现一个信号的几纳秒的延时

[复制链接]
发表于 2016-7-14 21:37:11 | 显示全部楼层
回复 9# 从这一刻信仰


加一个与门,一端接要延迟的信号,一端接VCC。

不过我还是觉得你是不是可以改一下前端的电路。输出接组合逻辑的话毛刺比较大。
发表于 2016-7-22 11:19:21 | 显示全部楼层
加一个D触发器就好了,可以延时一个clk
发表于 2016-7-22 11:19:22 | 显示全部楼层
加一个D触发器就好了,可以延时一个clk
发表于 2016-7-22 21:53:32 | 显示全部楼层
回复 1# 从这一刻信仰


    delay tap should have the job done. search for idelayctrl
发表于 2017-12-3 16:36:57 | 显示全部楼层
very good
发表于 2017-12-3 21:16:34 | 显示全部楼层
第一次听说这样设计。。。不知道你的方案怎么会这样设计,但还是好言相劝别这么干,FPGA理论上是可以搞天马行空,但其真正可靠的设计,还是基于同步时序逻辑。。。。
发表于 2017-12-19 17:34:11 | 显示全部楼层
在管脚上添加时序约束
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:49 , Processed in 0.022288 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表