在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11153|回复: 7

[求助] 没有PDK,怎么做芯片电路和版图设计?

[复制链接]
发表于 2016-6-21 10:43:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
公司选的Foundry,没有PDK,怎么破?它提供的有hspice模型.scs文件,设计规则校验文件.drc和LVS文件.lvs,还有mask掩膜加工表。

掩膜加工表

掩膜加工表


没有PDK,没有symbol和layout cell,没有版图工艺库techfile.tf 和显示文件display.drf。请前辈点拨设计思路。如何在Cadence中设计电路和版图?怎么让他们对应起来可以做DRC和LVS?
发表于 2016-6-21 10:48:11 | 显示全部楼层
回复 1# 天行健地势坤

  analogLib里面掉器件,填模型跑仿真;自己做PCELL,画版图。
发表于 2016-6-21 10:58:29 | 显示全部楼层
什么工艺,做那方向的产品啊,感觉层次好少,很便宜吧。没有pdk就自己建了pcell了画版图了。


回复 1# 天行健地势坤
 楼主| 发表于 2016-6-21 11:00:19 | 显示全部楼层



感谢指导。analogLib调器件填模型跑仿真,和我预想思路一样。自己做PCELL画版图,让我恍然大悟!非常感谢!
发表于 2017-10-12 11:51:38 | 显示全部楼层
foundry没有只能自己做了
发表于 2018-5-2 22:00:01 | 显示全部楼层
share pdk ... thank you
发表于 2018-11-2 16:29:50 | 显示全部楼层
自己怎么做的Pcell啊? 求指导
发表于 2023-3-31 09:55:03 | 显示全部楼层
遇到了 同样的问题 请问楼主怎么解决的呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:56 , Processed in 0.030978 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表