返回列表 发帖

[原创] Verilog基本电路设计之二(时钟无缝切换)

回复 38# novel_qin


   不明白你说的交叠是什么意思。无缝切换直观点说是无毛刺切换,本质意义是指切换过程中,不能产生比被切换的两个时钟频率都高的时钟,但允许出现比被切换时钟频率都低的时钟,以保障电路工作的安全稳定。

TOP

必须点赞

TOP

根据楼主的代码画的电路图,供参考
啊啊.png
2017-1-10 20:34

TOP

以及对应的波形图
BBB.png
2017-1-10 20:36

TOP

回复 1# 杰克淡定
LZ,很6么,这种帖子已收,抓紧学习

TOP

回复 44# xiaogou1233


好赞!

TOP

回复 11# 杰克淡定

你好,看了你的帖子受益匪浅,谢谢了。不过我还有一个小小的疑问,希望你能帮我解答一下。
你说到:part2和part4部分的作用:1、如果part5用与逻辑做gating,保留part2和part4的反相沿设计初步避免时钟gating毛刺;
我的问题是: 为什么反相沿设计可以初步避免时钟gating毛刺呢?
我的理解是:难道不应该是上升沿设计才能避免选择信号和时钟不是往相反的方向变化,从而才能避免毛刺吗?
甚是不解,求解答,谢谢了!

TOP

回复 47# billlowe

如果是CLK上升沿拍出一个EN信号,实际EN信号相对上升沿肯定有一定延迟,当与CLK做与逻辑得到gating出来的时钟,会导致EN变1的那个周期的时钟高电平被削短,EN变0的那个周期的时钟产生高电平尖峰毛刺。你画一下时序结果就出来了

TOP

回复 48# 杰克淡定


   大概是明白了,之前我没有去考虑EN信号由高变低的情况了,谢谢!

TOP

Modelsim仿真的话能把毛刺仿出来么。

TOP

返回列表

站长推荐 关闭


音频系统、USB TYPE-C、智能手机、移动电源、SSD 参考设计汇总(免信元)

太多参考设计,原理图了,都是精品!(免信元下载)


查看