返回列表 发帖

[原创] Verilog基本电路设计之二(时钟无缝切换)

突然之间觉得这里的信息量好大,学到了!!

TOP

TOP

TOP

TOP

花了波形图,才看懂了大部分,真心不错!!!!

TOP

期待楼主的其他分享,我已经做成WORD,留下来好好学习了。谢谢,祝楼主您健康幸福!

TOP

复位完后,若选择信号一直为1或0,同步完的dly3信号是不是每经过延时时间就在0/1间变一次,为0的这段时间就没时钟信号输出?

TOP

多谢分享~~受益匪浅~~~

TOP

great ! This is a classic circuit, a deep analysis

TOP

学习了,感谢楼主。
还望继续多发这种贴子啊,我会追踪学习的。

TOP

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看