在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1600|回复: 0

[求助] CSMC 500nm的工艺库,synopsys ic compiler做SOC开发遇到的问题1

[复制链接]
发表于 2016-4-27 21:34:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 unictimes 于 2016-4-27 21:36 编辑

我用CSMC 500nm的工艺,synopsys ic compiler做SOC开发

CSMC 500nm的工艺库standard cell供电pinnamevdd/gnd (打开版图text显示vdd/gnd,进行连接时pin namevdd!/gnd!)

CSMC 500nm的工艺库的普通IO PAD只有vdd/gnd一组pin,供电的IO PAD有vdd/gnd,VDD/VSS两组pin

导入设计时是这样的,可以看到IO PAD两边的pin vdd/gnd不见了

SOC_1.png

加filler之后执行create_pad_ring,因为CORNER和IO PAD上没有vdd/gndpin,最后没有metal层的ring产生。CSMC05工艺下加了filler不需要再进行create_pad_ring了吗?它的IO PAD的供电环路加了filler已经连起来了吗?

SOC_3.png

请做SOC后端设计的同事解答一下!万分感谢

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:41 , Processed in 0.033302 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表