求助chipscope时钟问题

feiyangbaxia · 发表于 2016-4-25 19:48:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人是新手，对chipscope时钟不是很理解，希望大神给指正一下：1、在cdc文件中配置的那个clk，是用来采样其它信号的，因此必须是chipscope要观察信号频率的2倍？是这样吗？
2、最近在写一个程序，时钟直接连接FPGA的时钟管脚（外接40M晶振），此时采用chipscope时，时钟是40MHz吗？
哪位大神给答疑一下，非常感谢！谢谢

upsingmen · 发表于 2016-4-28 17:37:39

1：正确
2：也可以是40M。但是此时你不能观测clock信号

atomdust · 发表于 2016-4-28 18:44:47

1）当然要满足采样定理
2）可以用这个40M去采样你的内部逻辑，但是不能采样到这个40M时钟，如果想看，可以用DCM产生一个频率更高的时钟，作为chipscope的采样时钟，就可以采样你设计的所有信号了。

typen · 发表于 2016-4-29 10:10:59

回复 2# upsingmen

可以不是2倍，只要时钟和药观察的信号是同步的

[求助] 求助chipscope时钟问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2